使用Datasheet阻抗进行LDMOS匹配设计

时间：10-02 整理：3721RD 点击：

引言

本文档主要介绍了飞思卡尔在处理现今横向扩散金属氧化物半导体(LDMOS)器件所采用的阻抗数据表(Datasheet)的方法,其中LDMOS包括单端和推挽两种结构。此文的目的是阐明器件输入输出阻抗匹配网络数据表的使用。

阻抗提取的方法有多种。本文档的范围不包括详细的提取方法;但介绍了一个可行的提取方法。无论使用哪种方法，主要关心的都是将去嵌入所提取的数据恢复到器件的参考平面的必要性，器件的参考平面如图1所示。

阻抗的提取需进一步求解MSTEP（Microstrip step in width）器件。是德科技ADS MSTEP仿真元件的用户展示出了基准平面宽度和铜线焊盘宽度之间的差异。例如图2就示出了铜引线焊盘宽度（“b”维度）比参考平面宽度（“a”维度）大。

有关此主题的更多信息，本文末尾的参考文献提供了一个严格且精确的阻抗测量方法。

单端器件

图3为单端器件的阻抗数据表形式。通过调谐夹具以得到器件的最佳性能，然后测得其在参考平面的阻抗，从而生成该器件的阻抗数据表。

图4表明在使用频段内器件的阻抗随频段变化，数据表形式的阻抗特性可用于优化其性能。

测得的数据可以转换成S1P文件，如图5所示。

注意：所测量的阻抗数据的虚部已被共轭化，如图4所示。

数据表中共轭化后的阻抗可用来计算阻抗的相对旋转偏移量。这表明，首次测得的阻抗是RF发射点处的视入值。然而，对于S11的优化则需要能够代表块的视入阻抗数据。这就是阻抗箭头重定向和共轭化阻抗数据的原因。

*对于所有主要参数，调谐后的最佳夹具将有总峰值性能；其中主要参数包括：输入回波损耗（IRL），效率，P1dB，线性，最大输出功率（Pout）和带宽。

注意：尽管一些史密斯圆图由于显示的原因而使用了不同的归一化阻抗值，但是在使用本工程公示中的阻抗数据时，设计师们应假定阻抗是基于50Ω系统。

图6中的通用匹配电路将用于优化初步设计中的匹配网络。

图5中的MRF19125阻抗数据是作为建立初步设计匹配网络的一个实际例子，匹配网络如图8所示。其中一些关键的细节如下：

?该S1P文件被用作一个双端口（基准为接地端口）器件并作为文件名的格式。

?该直流块和旁路电容只显示通用值。

?在理想情况下，从直流电源馈电到 DUT交界处的微带线应该有λ/ 4长。

?简化的C_BYPASS电容应尽可能的离微带线条近。

注：这里给出的是一个简单的匹配网络，它也可能被拓展成一个任何其他结构的拓扑电路。

前面已经讨论过的MSTEP必元件须放置在器件与第一匹配元件MLIN（放置位置的细节见图6，8，10和11）之间。MSTEP块极其重要，因为它被用于确定参考平面的宽度和铜引线焊盘宽度之间的差异。如果这些值不相同，阻抗将会不连续。MSTEP由其宽度值（“a”和“b”）确定。对于尺寸“a”的值，可以参照封装尺寸数据表。尺寸“b”是引脚将要焊接在PCB板上的铜焊盘长度。

MTEE(Libra Microstrip T-Junction)是ADS的另一仿真元件，它用于连接的偏置馈给（参见图7）。该MTEE设计了违背典型的优化夹具布局的规则。一个简单的节点连接已足够准确地模拟阻抗。然而，如果可能的话，在它的使用限制范围内仍建议采用MTEE。

现在，阻抗数据已获得，共轭化后重新插入在了一个*.s1p文件里。下一步就是使用SP1块来优化仿真S参数，如图8所示。匹配网络S11应调谐到至少-30 dB（或尽可能低），则第一个输入匹配电路就完成了。重复这一过程,利用输出阻抗来完成输出匹配,。最后，该匹配网络将在印制电路板PCB上实现。