微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 手机设计讨论 > 手机射频设计讨论 > 关于PVT 的小疑问。。

关于PVT 的小疑问。。

时间:10-02 整理:3721RD 点击:
最近用8960测PVT, 观察到一个现象: low band(850/900)的 low PCL 模板rising area 比 falling area 要
高出大约20dB的样子,而high band 却没有这个情况  实测的PVT也是4个band 左边都要比右边功率高一些,但不至
于到fail 的地步。 请教: 这些是跟硬件有关还是跟软件中对PVT设置有关? 还是其它情况?

是在rising area的那个区域呢?
如果是最开始的底噪区域,这个和PA 的forward isolation有关。
而且和你的天线开关、PA ENABLE,TRANSCEIVER 打开时序有关。
如果是MTK平台,那么关注一下QB_ST1, QB_PT1,QB_PT2的时序。

只是模板,也就是8960上的模板,  了解了下 好像是跟spec要求有关, 只是好奇为什么会这样 呵呵

是多时隙还是单时隙呢?

楼上的, 是单时隙  只有low band 的时候看到这个现象 高band 的时候就是平的了 楼上可以观察下8960 PVT模板 , 只是好奇而已

手里没有规范。 不过这个问题应该是因为小功率的时候,信号峰值功率和噪底不能保持高的比值,而是该用绝对值来衡量。道理和调制谱是一样的。我再回去查查

我刚看了下0505,但是没有看到低pcl的要求。
我看了n的模板,确实是850/900的pcl10一下的都是ts0比ts8要高.
1800、1900是一致的。
看来官方是这样规定的,但是为啥个人不明

这个确实和载波功率,噪底有关。
850、900的载波功率要高于dcs。pcs的。
在低功率的上升沿因为他所分布的窄(即那个求和公式的分母小),可能会要求的松一些。
而下降沿已经能把整个的1个时隙的功率进行计算,更精确吧。
个人猜测

楼上的兄弟们 很用心分析解答啊~~ 越分析了解的就越多了。
之前问过一个RDA的FAE 兄弟 他说3GPP的要求 可是我看了 找不到哪里有写这个
的?很奇怪的是只有low band 的后几个功率级才有。

问下是RF的PA吗

这个和pa没关系
spec就这样,25号去安捷伦那培训加聚餐,问问他们,呵呵

RF的PA常出现这个问题,其它PA好像不明显,就是不知道什么原因。

呵呵,我觉得很少有人把规范研究那么透,估计作测试的要多一些。你看大家都这个问题都不很明白

LZ,这个问题搞定没,我也遇到了,
请教!

我们这边搞维修的对于PVT fail的换PA或者Transceiver能好,说明PVT和PA,transceiver都是有关系的。

学习了,

赞同,这个说法!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top