关于高通CDMA平台的灵敏度问题

贴好点的吸波材料吧
至少能提高1db

貌似我们公司单模的可以做到-108,-109;双模的最少在-107吧；在天线暗室就差点吧

在射频出现的屏蔽罩的挡墙也需要挖掉0.3mm的高度，还有屏蔽罩的地孔一定要足够的多，以减少寄生电感电容。

对了，再问一下小编，降低TX功率对灵敏度有影响吗?我忘了我们当时是否有影响了，先确定是EBI1这儿的干扰。
还有，你们的layout有按照80-VC881-25来做吗?芯片的数字地和模拟地是否分割了?

坐着楼等。

恩，我们软件也是不肯改。有结果了一定通知

0.5dB啊，有些杯水车薪了。话说我们软件也是不愿意改。除了吸波材料，电路上有啥方法吗?

EBI1驱动能力，这个倒没有验证过，当时让软件给改来着，软件怕不稳定不肯改；
我记得EBI1有8级驱动能力，默认第4级，如果对DDR走线比较有信心的话，可以改成1级试一下；
有结果的话记得通知一下哈

是的,估计会有0.5DB的改善吧.可是试试吸波材料,或者在电路上想想办法

DDR的驱动能力?能说的详细点吗?是指EBI吗?

这种方法不适用于屏蔽罩上面紧贴着金属的项目啊。类似键盘板等电池等等的。

板测-108以上,在LNA前的几个器件对应的屏蔽罩上方挖掉,影响2DB左右,DDR的驱动能力可以减小点,

有过同等经历的路过
将屏蔽罩接收Pin的投影区挖掉吧，没有办法。

EBI1驱动能力可以按照如下更改：
由于EBI1分为读和写操作，driver端不一样，读的时候memory是driver端，写的时候6085是driver端，所以最好两边的驱动能力分别降低验证；
1. QSC6085端的驱动能力参考80-VC881-1 Rev. G的page311；
2. memory端的驱动能力要根据你所用的芯片查spec了。
个人感觉由于系统工作大多时候是读操作，传输数据时的终端反射最强是在6085端，应该最容易影响RX，所以预估memory端的驱动能力影响会较大一些。
遗憾的是这些想法当时没有得到验证，软件部的兄弟死活不肯改代码，希望能在小编这里得到验证

呵呵，不好意思。降低TX对灵敏度没影响。Layout分割没做。有个问题：80-VC881-25里面的电源和地能完全照做吗?似乎有的很困难啊。
EBI1的干扰不好确定。而且软件也不知道怎么改

降低TX功率对灵敏度有影响吗?我忘了我们当时是否有影响了，先确定是EBI1这儿的干扰。
还有，你们的layout有按照80-VC881-25来做吗?芯片的数字地和模拟地是否分割了?
小编没有回答偶的问题哟。前面提到过了。
如果layout没有按照SPEC要求，可以参照80-VC881-25进行优化。

又弄了几天，受项目的限制，贴不了好的吸波材料。话说厚的贴在RX上的确有效果。挖槽的方法是好用，但是前提要如高通文档那样分开器件才行。现在除了Layout和改EBI，没啥好方法了。
话说有人熟悉Layout和怎么改EBI吗?虚心请教:)

哦,是高通平台吗?仪器用的是CMU200?

这个的确是。好的或者是厚的。6085上，还有RX电路上。

小编，改EBI驱动能力后有改善吗?

哦，最后还是不理想。没达到我想的最佳情况。虽然项目可以卖，但是不满意
还是layout最重要。

具体处理看：80-V9038-54 ：简单总结，数据线，控制线，时钟走第2层，表层地要处理好，线越短越好

6085的 DRAM出线是有一些技巧的，呵呵

小编,怎么样了?

最好地办法是把屏蔽照提高点，接好地，在接收区域把屏蔽罩挖空

MTK 射频漂过

学习了，

进来学习一下

我没做过6085，但是做过6075，都是贴吸波材料和按照规格书布线，再调调匹配，特别是IQ那边的匹配

好多高手啊，来学习下。最近有个6085的案子，也是开了槽，但又影响天线性能，无奈只好在开槽的地方再贴吸波材料。