主板上RX接收部分第2层没有挖空对Pathloss的影响
调接收的匹配是不是会有好的改善?
为什么要直接先看回报?900，1800的灵敏度多少?灵敏度低就调匹配啊。
接收差太多，不能用信令模式
调调匹配吧，走线已经这样了。走线短的话其实没问题 还是主要在匹配上下功夫吧
恩，走线如果是很短的话问题应该不大，匹配最重要，否则灵敏度会很差。
通过校准看PATH LOSS 值的大小，调整匹配电路，直到 PATH LOSS 校准PASS，
用AD6548时RX的第二层可以不用挖，MT6253内部就集成ad6548，它的参考设计就只挖了表层。你所说的问题好像是RX打开的时序不对，
多谢楼上大侠的指点
先确定是否是虚焊（包括tc）
再确定是否可调节
实在不行再RElayout
请问RX打开的时序会对pathloss影响很大吗?请赐教！谢谢！
一个刚接手的项目 AD6546 也是RX 没有挖2层地。
一般除了线宽的计算保证50欧姆的实现这个挖地也能使这段线的损耗变小
线的长度应该都差不多，有人能给个定量的结论吗?比如这么走会有多大的损耗
还有也有为了避免产生寄生电容现象的作用，我以前接触的项目大多数都是挖了
所以想问下大家，难道是MTK 这么作会好吗?
晕了，小编你说的表层是指第二层吧?
第二层没有挖空，相当于微带线的介质层厚度不对，走线的特性阻抗会发生变化，主要还是应该在匹配上多花点功夫吧。
没挖就测测匹配吧
先调试一下匹配
小编有结果不?希望分享一下，谢谢
挖不挖都关系不大，我们有的项目挖，有的不挖，略微调下就OK了。 没有问题的，不要大惊小怪
个人觉得，如果按照50ohm/100ohn(balanced)去设计RX lines,对pathloss的影响很小。如果匹配是正确的，如果不挖空，那么阻抗线会窄一点，直流电阻会大一点，这就造成pathloss的原因。一般来说，这个电阻会很小，不会对path loss产生很大影响。如果挖地的话，反而会造成线不好走，隔离度变差，灵敏度变差。
强烈建议RX line走内层。
同问:为什么说RX打开的时序会对pathloss影响很大吗?请赐教！谢谢！
个人觉得不会，时序紊乱可能导致隔离度变差，而导致灵敏度变差。pathloss本身应该不变。
TO RFMDC：对，应该导致灵敏度变差才对，谢谢。
挖地就2个用处吧：
1、减少寄生电容效应
2、让100欧姆的差分阻抗线宽一些。因为不挖的话，介质的厚度小，算出来的阻抗线就窄。但是越窄的阻抗线，精度越难控制，说白了就是控制不了。
不过话说回来，4层板的都是不挖的，没事啊。
AD6548损耗有5dB,要查查阻抗线地是否完整，是否贴错件，线是不是太长了等等。挖不挖地的，其实是浮云。