关于于VCO的相位噪声一些问题请教各位……

VCO+PLL  做本振   vco是自己搭的，PLL是LMX2364 小数分频。
vco在自由振荡时的相噪10K的时候在110dBc左右。
但是加上PLL  10K时只能到90dBc 1K时只有不到70dBc…………
有几个问题想请教：
1    信道间隔是25K的话 vco 的相噪应该更关注哪里?就是说10k 1k 或者其他地方的相噪应该以改善哪里的相噪为主呢?
2    相位噪声有个关于VCO的输出电容的要求 vco的输出阻抗又该如何测量?
3    改善如上所说的相噪指标是不是改环路滤波器就可以呢?
4   鉴相频率大点好还是小点好?
5   关于电源纹波抑制的问题，电源的好坏应该怎么测量?用示波器可以么?现在用示波器交流测试，电源都差不多德行…………不知道这样测对不对

刚开始接触这些，大多都不是很懂，谢谢大家提供解答…………
本文来自：我爱研发网(3721RD.com)

问题点应该出在PLL和VCO之间的环路滤波， 适当的调整一下应该会变好的；
你的第二个问题是VCO 的抗负载能力，通常调整VCO末级的滤波会变好
关于电源纹波， 用示波器完全可以观察到