请教DCS PCL15 PVT 左下台阶超标（附图）
请教DCS PCL15 PVT 左下台阶超标
应该是时序问题，修改下开关和PA打开的时间试下
时间早一点那个红圈是时序问题，看看PT1时间的时候，ASM和PA不要打开。
时间迟一点那个红圈要修改DC offset或者ramp profile.
在A点，transceiver已经打开，PA的TX_ON 有效，此时的隔离度取决于transceiver的输出功率，PA Offset电压的大小，ASM的状态
对于transceiver的输出功率，要取决于平台在此时是不是有寄存器可以设置了
对于PA_Offset, 一般都有对应的寄存器
对于ASM的状态，一般idle状态和RX状态下的输入输出之间的隔离度是有区别的，所以可以更改驱动来找到比较好的隔离性能
在B点，TXpath都已经打开，建议是将ASM的打开时间略微之后几个Qbit来获得更多的裕量[upload=jpg]UploadFile/2008-8/0886@3721RD_showimg.jpg[/upload]
楼上是高手，能给点这个方面的资料吗?
没有啥资料，去看手机射频的射频驱动就可以了
不知道小编解决了没有，现在我有个项目也出现这个问题，小编出来说说哦，谢谢！
如果是MTK平台的很好弄
楼上的兄弟， 图上A点FAIL ，用的6139+08155B ,时序上怎么弄啊！谢谢指导！
在软件上把PT改一下,可以把图形朝右移点,把18改成12看看,
也可以在META工具上调一下看看
/*MT6139E*/ #define QB_PT1 12 //14 //16 //18
改PT1
在这个l1d_custom_rf文件里面
修改了，OK了，呵呵，谢谢啊，但是你说在META工具理调，是调RAMP，还是可以调整控制时间啊?如果调整时序，在哪里改啊，每次修改这个值都要软件重新NEW，时间比较慢，呵呵！
META调那个比较复杂,调RAMP可以,但是怕引起调制谱开关谱FAIL
谢谢高人的解答，小弟也遇到同样问题。我try 一下
如果/*MT6139E*/ #define QB_PT1 12 //14 //16 //18 这个值再该小会不会有问题，比如说我用了8
谢谢达人
加大向右偏，减小往左偏
我是减小/*MT6139E*/ #define QB_PT1的值，我的现象是减少向右偏啊
lxg327 你确定 “加大向右偏，减小往左偏” ?
有人解释下PT的含义吗?PT1、PT2、PT3?
谢谢！
TX_enable与ASM TX 往后推几个Qbit即可
高手！领教了！
PT1,PT2,PT3分别是几个模块在发射时打开的时间点，具体可以看MTK的关于时序的资料。