紧急求助ADF4107锁相环问题.
时间：10-02
整理：3721RD
点击：
我最近在做一个锁相环的板子，用的是ADF4107，VCO是定制的。VCO的频率为：1280MHz~1800MHz，压控电压为：2.5V~9.5V，电源电压+12V。环路滤波器采用的是三阶有源比例积分滤波器（电压放大倍数为2.5），运放用的是AD797，运放单电压+12V工作。
锁相环的鉴相频率为6MHz，输出频率为1290MHz~1794MHz，频率步进为6MHz，环路带宽大概为450kHz，ADF4107内部设置为：ANTI-BACKLASH PULSE WIDTH设置为1.3ns，电荷泵电流设置为5mA。
加电工作发现如下问题，输出1290MHz时的相位噪声比输出1794MHz时的相位噪声还要差3dB多，输出信号的鉴相泄露除了在1290MHz~1794MHz频带的中间部分较好以外其它大部分点的鉴相泄露指标极差，特别是靠近输出信号频带两端的点鉴相泄露极大，最大都到-15dBc了 ,我试着更改ANTI-BACKLASH PULSE WIDTH和电荷泵电流等参数都没有什么用，后来我重新计算环路滤波器在环路滤波器运放输出端的电阻后面串了一个电感，鉴相泄露比原来倒是有了大概30多dB的改善，但是在1280MHz~1800MHz频带的中间部分点工作感觉不稳定，好像在偏离频谱很近的地方有自激，自激出现的位置大概在环路带宽处和环路带宽的2、3倍处。
这个板子的指标要求是输出信号杂散-70dBc，跳频时间20us，1kHz处相位噪声-100dBc/Hz，现在实在是不知道怎么调了，希望各位前辈高人给指点一下，谢谢了。
另外，还想请教一下ADF4107中ANTI-BACKLASH PULSE WIDTH和电荷泵电流等参数在具体锁相环路设计中对环路的影响是什么.谢谢。
锁相环的鉴相频率为6MHz，输出频率为1290MHz~1794MHz，频率步进为6MHz，环路带宽大概为450kHz，ADF4107内部设置为：ANTI-BACKLASH PULSE WIDTH设置为1.3ns，电荷泵电流设置为5mA。
加电工作发现如下问题，输出1290MHz时的相位噪声比输出1794MHz时的相位噪声还要差3dB多，输出信号的鉴相泄露除了在1290MHz~1794MHz频带的中间部分较好以外其它大部分点的鉴相泄露指标极差，特别是靠近输出信号频带两端的点鉴相泄露极大，最大都到-15dBc了 ,我试着更改ANTI-BACKLASH PULSE WIDTH和电荷泵电流等参数都没有什么用，后来我重新计算环路滤波器在环路滤波器运放输出端的电阻后面串了一个电感，鉴相泄露比原来倒是有了大概30多dB的改善，但是在1280MHz~1800MHz频带的中间部分点工作感觉不稳定，好像在偏离频谱很近的地方有自激，自激出现的位置大概在环路带宽处和环路带宽的2、3倍处。
这个板子的指标要求是输出信号杂散-70dBc，跳频时间20us，1kHz处相位噪声-100dBc/Hz，现在实在是不知道怎么调了，希望各位前辈高人给指点一下，谢谢了。
另外，还想请教一下ADF4107中ANTI-BACKLASH PULSE WIDTH和电荷泵电流等参数在具体锁相环路设计中对环路的影响是什么.谢谢。
1.1290MHz相噪比1794MHz好3dB是完全正确的。根据PN=-219+20lgN+10lgPDF 将N1=215与N2=299代入即可得到两者相差3dB。
2.估计是你的环路参数计算的有问题，建议用ADIsimPLL3_00c软件计算。一般肯定能成功的。
祝你好运！