微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 手机设计讨论 > 手机射频设计讨论 > 为什么锁相环主要的杂散都是在鉴相频率的一半处

为什么锁相环主要的杂散都是在鉴相频率的一半处

时间:10-02 整理:3721RD 点击:
请教一下,为什么主要的杂散都是在鉴相频率的一半处,如我设置fPFD=1M 主要杂散就以500K为周期分步,设置fPFD=10,主要杂散就以5M为周期分步, 然后我只能通过环路滤波来衰减他们还是有更好的途径消除这些杂散?

左边的是不是分频器产生的哦

鉴相器输入频率没有分频,晶振就是10M的

PLL输出频率多少?分频比是多少?才好分析

什么产品?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top