900MHz带通滤波器

目前需设计一个中心频率为900MHz的带通滤波器，带内1dB点为800与1000MHz，带外20dB阻带点为700MHz与1700MHz，阶数可不做限制，用ADS的Filter DesignGuide可设计诸如MaximFlat、Butterworth和椭圆等各种形式的滤波器，但由于将LC换成实际的Murata模型后仿真，发现带内插损都比较大，估计是由于串联电感都在几十nH,使得ESR较大。请问大侠们有什么办法可以实现吗，或者提供一下用ADS实现的方法，现成的电路也行。
谢谢！

微带会更差

集总LC做不到的话用什么做好呢，微带?

不过光是仿真的话应该可以。做实物插损也许要大一些。

900M你还用LC做不太好吧。根据你的带宽和带外抑制要求，阶数应该要5阶，不过带内插损有点悬。

1dB点为800-1000,也就是带宽22%的最大插损等于1dB(频带边缘的插损大于中心,约2倍的关系).而根据700MHz的衰减为20dB,可以知道最少需要4级.
这样,谐振器的无载Q值最小为150.
结论: 集总LC做不到.

插入损耗大的话，一部分原因是由于你输入输出阻抗不匹配造成的；还有就是你串联电感或电容值比较大，其寄生参数也会比较大。解决办法：1、输入输出加匹配网络，比如用π型或T型衰减网络；2、尽量用小容值和感值的电容电感，只要是并联火串联谐振频率保持在中心频率就行。个人理解，小编可以试试！