ADI的PLL仿真软件ADIsimPLL应用的问题

本人在用ADIsimPLL软件仿真PLL的环路时，参考时钟及VCO的相噪值都设置后，进行仿真，实际电路测出来的相噪值总比仿真出来的值要差5到6dB，不知道有哪位高手也用这个软件，是否也有这种现象，请大家来帮忙分析一下。

你寄存器里面设置的是否是低相噪模式。不是低相噪模式，相噪会差一点

供电噪声纹波有多少?用你的pushing参数计算一下
另外你设计的环路是有源环路还是无源的，有源环路的话运放的噪声也影响比较大，需要选择低噪声的运放

你这个问题说的太笼统了，大家没法回答你