微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 手机设计讨论 > 手机射频设计讨论 > 锁相环死区问题

锁相环死区问题

时间:10-02 整理:3721RD 点击:
哪位熟悉PLL的来详细解释下死区是怎么形成的,又怎么规避的
谢谢~~~

.............

这个应该规避不了,死区是鉴相器的重要参数
鉴相器的逻辑闸门不可能输出无限窄的脉冲,电荷泵打开也有一定的延迟,另外PFD增益的变动会影响反馈信号,这些都是死区存在的产生因素

看有些文档描述的是当相差比较小时,鉴相器输出为零,处于不响应状态,此时叫做进入死区,VCO相位可能随机变动
但是我觉得在相位比较接近时,即使鉴相器输出为零,VCO输出相位有一点变动,一旦相位有一点变动,相差增大,鉴相器就会有相应的泵电流输出,也就是会做出相应的调整使相差缩小。这样是处于相应状态的啊,怎么会是说叫死区不相应了呢,请高手解释下

相差增大之后自然会有所响应,死区就是说的相差小到一定程度,鉴相器分不清参考和反馈脉冲哪个在前哪个在后的情况

正是我想请教的问题

re&BoardID=26&ID=182457&Star=1&Page=1

在PFD中加入延时单元,即可解决PFD高阻无输出的死区状态。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top