求助DDS+PLL问题

各位大虾好：
         
         小弟现在用DDS的输出频率给PLL的鉴频器做参考频率，通过DDS的频率扫描实现VCO的频率扫描。DDS的输出为9.5M--10MHz。
         但现在的问题是，PLL的鉴频频率为1MHz，Datasheet上标明R分频只能为整数，我不知道DDS的频率在扫描过程中，VCO的输出频率是否也可以扫描?

自己先顶一下

输出=鉴相频率*N
鉴相频率=参考/R
参考就是你的DDS的输出。
既然用DDS了，那么鉴相频率就会有些变化，你说的1MHz鉴相频率应该是近似值。
推荐提高鉴相频率，会对相位噪声有利。

这个我做了实验，毛刺不能控制住，最后输出的毛刺=DDS的毛刺+20logN .N是要锁频率/参考频率，楼上说一下你的指标吧，给你弄个方案。这招不好用！

VCO输出频率范围多少阿

用混频器分频。混频器也可以当外置分频器使用。

应该可以先用DDS与一个高本振混频，再分频下来，这样能提高杂散性能。

你既然用DDS给PLL做LO，那PLL的鉴相频率本来就要求不固定的。
=。-这种使用情况一般要注意鉴相频率的倍数对DDS的spurs带来的恶化。
spur电平会叠加在这个噪声以上。

如果是整数分频的PLL芯片的话，9.5M的输入，1M的鉴相频率怎么实现?，可以考虑降低鉴相频率