中频选取帮忙看看，谢谢
先把频率抬上去 再降下来? 有点迷糊
因为你输入带宽不是太宽，所以我觉得一中频的选择余地就比较大，频率步进要求不是太小可以考虑小数分频，而不是DDS,介质滤波器可以订制，现在几百兆的介质滤波器多的是。70Mhz是标准频率。很多器件很好找，VCO也好多。
to：fengmo44 因为射频频段比较接近70MHz的中频，所以先上变频在下变频到70MHz。另外根据以前看过得资料，高中频可以有效的避免组合干扰，极大的减少虚假响应，有效地克服镜像频率的干扰，有利于中频泄漏的抑制，采用上变频的接收方式，有利于减小本振的调谐范围，使落入带内的组合分量大大减小。
谢谢xiaodao的指点，顺便问一下，国内国外有没有那个公司提供各种频段成品的频率综合模块，就是已经把PLL/VCO/DDS等集成在一个模块，我只要提供一个晶振就可以使用，并且性能较好。现在人手少，公司项目又急，没人做这一块，只能先找找看有没有现成的拿来先用着。呵呵！
PLL/VCO集成在一个模块，不就是频综嘛
多得很。
第一变频采用高中频比较好，100MHz 变到大概1GHz多，但是要避开900MHz那些常用频段。
采用上变频，再下变频，主要目的是，克服镜像信号干扰-65dBc 以上。普通的镜像混频结构只能做到大概-25dBc或更高一点。
推荐使用Mini-Circuits的Yoni搜索引擎，很容易就能找到合适的频段的滤波器，VCO，混频器。
贴上地址，http://www.minicircuits.com/yoni_main.html
频综是比较多，但是加DDS的就不多见了，这个要看你的指标多少?体积多大?频率范围，估计你想二本振用点频，其实一般变频方案二本振用窄带DDS,一本振用大步进的宽带频率合成器，主要看毛刺多少能接受，不然小数分频就比较好，你一直说DDS。看来你想实现很小步进。我可以给你提供方案，你自己做，应该没问题！
70MHz有saw吗?
我以前仿真和实际做过的一个架构供参考。
输入频率30KHz-30MHz.
架构，超外差，第一中频，41.4MHz, 第二中频近零。
结构：
1:预选器，每2MHz span一个带通滤波器，mcu根据频率选择相应通道。指标要求1dB insertion loss ,and 0.5db in-band ripple
2:LNA电路+第一级AGC电路。这里为了防止大信号，所以有三个通道，根据AGC电压来选择。第一通道是衰减20dB的电阻网络。第二通道是无衰减直通电路，第三通道是到LNA放大小信号电路。
3:up-mixer
4:saw
5:PGA
6:saw
7:pga
8: down-mixer
PLL电路，是两个PLL,第一个数字频率生成，第二个就直接晶体经过35电路产生的频率。
70MHz有saw吗?
有的 只是比较贵，sawtek 的有各种带宽，现在国内也能做了。
多谢指点！ 不过我以前参与的项目高低中频都有 当时只是计算了下落在中频的杂散 回去多看看这方面的资料
当时我们也是用一个频综芯片 实现的两个LO 芯片si4133
请问你那些关键器件用的什么啊?我现在也在做这个频段，可是这么低频率的LNA不好找啊。还有你的预选器是自己做么?还是有专门的芯片?方便的话可以MSN请教一下么?
建议小编在做频率规划的时候多考虑3GPP co-location的要求，举个例子，如果像楼上所说一中频为1G，那么如果用低本振0.9G的话，镜像会在0.8G，有没有可能干扰到GSM800的频段?但貌似GSM800中国不用。
“高中频可以有效的避免组合干扰”此话如何理解?高中频意味着RF与LO隔得远，所以高阶产物也与中频隔得远，但同样Q值下高中频的IF滤波器带宽也会更大啊?两者PK之下到底谁的影响较大呢?
IF加大中频滤波器的设计难度肯定就增加了，这个没法说哪个更重要，只能根据实际情况作调整了。