关于锁相环的一些总结，大家看对不对
2，锁相环对 VCO 的输入噪声具有低通特性，对VCO本身的噪声具有高通特性，这是一对矛盾，因为要抑制输入噪声，环路带宽希望越窄越好；要抑制VCO本身的噪声，希望环路带宽越宽越好
3，环路带宽越宽，锁定时间越快，输出频率附近的相位噪处声也会变小。然而，由于参考频率中的纹波成分的衰减变小，输出频谱中偏移振荡频率整数倍参考频率的寄生成分变大。
4，锁定时间与参考频率之间有一个经验关系，锁定时间大约为20倍的参考周期。
5，减少分频数N，对减少带内噪声大有好处。
是否正确，欢迎大家点评。
如何减小参考晶体带来的 Spur ?比如载波整除参考晶体的相临信道的频点.
使用PLL IC 为小数分频 IC
楼上的是ZDW?
ding 顶
小数分频 环路带宽 太窄不稳,没有做很宽的吧
这种精神值得鼓励！善于总结,是好事！
小数分频的有什么器件.
能说一个不?
环路带宽太宽相位噪声太差,环路带宽太窄相位余度不好做,导致不稳,最大问题是杂散不好做,杂散原因有很多,比如DC-DC,小数杂散,参考杂散等等...参考杂散应该如何处理好呢?
参考杂散主要靠减少环路带宽来处理了
杂散的引入有很多方面，怎样来消除杂散呢?大家说说
都没有什么太大的问题，选择1/10的目的是根据算式来的，和滤波器有关。环路本身的频率，阻尼系数等，还要选择环路带宽。一般使用二阶滤波器，当然也有三阶和四阶甚至5阶滤波器，这涉及对零极点的的分布，但要求多余的零极点对于系统的稳定性不能有影响，所以最后都退化为二阶滤波器，一般要30度-60度的相位裕量。这是因为极点产生是-90度的相移，零点产生90度的相移，总的相移不会超过180度（二阶），如是高阶的滤波器，就要确保稳定性，是需要波特图中幅度的滚降在-40dB，然后经过零点又到-20....，所以需要首先对环路的带宽进行定义，然后分配零极点的位置，当然，需要满足最小相移的限定，就是要都在左半平面。
关于杂散就更加复杂，杂散需要选择PFD，使用XOR或者JK等杂散是不同的，有参考频率+-f，2f....的差别。详细设计技巧就更加复杂了。
一般需要设计二阶后，扩展为三阶，然后是四阶...，如果开始就设计高阶，调节非常困难。
支持小编，学习中，
顶 学习
ding qi lai
写得好，
学习学习！
好好学习，天天向上！
2.应该是对参考频率干扰具有低通特性吧?
4.应该是锁定时间与环路带宽的乘积是定值吧?
只是看书看到的，没有实践，说错了的话请其他人补上
学习学习
学习中！
我看到ADI的好像是5倍的关系，增加环路滤波器带宽和增加鉴相频率是相互制约的，最好再讲下小数PLL的方面
这帖子真好
有没有人回答一下我20楼的问题呢