请推荐一个低差损的PIN衰减器拓扑结构

我查了些资料，知道了目前PIN衰减器有吸收式和反射式。
我现在需要一个低插入损耗的，尽量低于1dB，打开衰减时，衰减值为20dB以上。最好为吸收式（即端口是匹配的）
如果用pi型，我感觉差损不满足。目前不知用什么拓扑结构合适
谢谢大家啦！

请大家帮帮忙啦！

PIN做到1dB难度太大,固定衰减值的话用Pi电阻衰减加低差损开关就可以了.

可以采用PIN对地，压控衰减的形式，电压越大衰减越大，差损很小的，一般用于有低噪声要求的设计中；但是该设计匹配比PI型的稍微差些，衰减量小一些。

插损小于1DB有点难度哦，直接找那些集成好的IC看看有没有吧

不是太好做。用反射式的吧。

为什么难做? 以前做过300W 的衰减 频率一个G左右 用了13个PIN 插损也才做到0.8 标书要求0.5dB，实在搞不出来 一正一反 1/4 波长一对