菜鸟求助:PLL电路问题。
时间:10-02
整理:3721RD
点击:
发射GSM 900M的射频信号,需要一个LO信号混频后得到。用频率为19.2M的时钟作为参考频率,请问PLL电路要如何设计才能得到一个频率较高的LO信号呢?
用集成的PLL芯片吧 ,加上一个震荡在900M左右的VCO,中间用LPF连接。
想省事的话直接用集成VCO的PLL
请问一下:之前看过资料,在锁相环电路中,鉴相器会比较回馈频率F2和参考频率F1,并将误差频率转换成误差电压VC,这个误差电压就是VCO的控制电压。当F1=F2时,锁相环上锁定,否则就失锁。我想问下,我用一个震荡在900M左右的VCO,我要输出850M的频率,PLL电路上是如何实现的?
不是F1=F2,而是F1÷R=F2÷N
那你就用个850M的VCO。输出频率最好为参考信号的整数倍。如果不是整数倍,那就要用小数PLL了。
用ADI的,国半的都可以。
小编太有才了。
小编 是要自己做啊? 我估计现在都是做好的拿来用的了 你只需要知道原理就好了 呵呵 不过你已经知道原理了呢
不过我觉得VCO 那里是调节一个电容值的 而这个电容值是可变的 软件可控的? 差不多吧 不同的电容值对应不同的电压 也就是会有不同的频率啦
小编所要做的只是修改 软件参数?
哈哈 猜的 高手点拨下
因该是用频率合成芯片吧?pll的话你要在loop的参考和反馈段设置倍频或者分频器。
