想做PLDRO
时间：10-02
整理：3721RD
点击：
想做6.4GHzPLDRO，VTDRO已经做好，可是捕获环路，有源滤波电路不会做，哪位好心大侠能否给个提示，救我一吧。
我的点频源要求很高的相噪1K-113dBc/Hz 10K-125dBc/Hz 100K-125dBc/Hz 1M-141dBc/Hz，数字锁相用ADF4107已经做出来了，可是相噪达不到要求，是由于芯片底部噪声高的原因，晶体倍频近端可以满足，远端达不到要求，要满足要求只有做PLDRO，它综合了晶体与DRO的优势，锁相只有采用模拟方式方可以达到，锁相方式可能用环路锁相比较好，因为可以减小杂散，取样锁相可能杂散要大一些，有没有高人可指点一下。
说说你的VTDRO的性能参数，如果这个参数达标，那么PLDRO就基本没问题了。
呵呵。
参考100MHz?
点频的话用采样鉴相，杂散是不成问题的
至于你说的环路锁相，是指直接用固定分频器吗?这样的话可以采用HMC440家加前置分频，相噪应该也能满足指标。
数字锁相的相位噪声是不行，要那么高的要求只有用模拟锁相了。
楼上说的对，只有用模拟锁相。花了一万多元买了老 美一个，指标接近，10K只到-120dBC/HZ。电路也没有想象的麻烦，工艺烂，6.4G居然用焊腿悬空连接PCB与SMA，我的马上就快出来了。
我们可以交流一下啊，我有模拟锁相环的环路控制电路。
QQ:330383941