频率合成器高手进，讨论(求)方案。
频率步进：优于 100Hz;
杂 散：优于 -55dBc;
相位噪声：优于 -65dBc/Hz@100Hz;
-75dBc/Hz@1kHz;
-85dBc/Hz@10kHz;
-95dBc/Hz@100kHz;
输出功率： 0dBm; (典型值)
换频时间： 最好优于 190us;
体积越小越好，功耗越小越好。
各位高手，讨求个方案吧。
比如讨论下
用小数PLL好?还是DDS+PLL好?
用什么器件?特别是集成电路，或者VCO.
还是看小编的需求，比如尺寸结构方面，个人觉得小数分频会产生小数杂散，如果可以的话使用DDS＋PLL还是行的，VCO小编如果没有军温要求的话，就不一定使用十三所的，选择很多了。鉴相器还是AD的比较好，小编的要求不是很高，应该有一些合适的。
多谢3楼的531A3兄弟的建议。小弟会认真考虑的。
如果对体积和功耗要求很苛刻的话，DDS+PLL的方案就不行了。用小数环比较合适，AD公司和Hittite公司都有到6GHz的小数环，VCO可以用十三所或Hittite公司的，Hittite的VCO都是现成的，十三所的VCO一般都是现提指标定制的。用小数环主要就是杂散问题，不知道能不能做到-55。另外，Hittite鉴相器的噪声基底一般都比AD的好一些。
多谢5楼的yutiejun 兄弟的建议。
hittite公司的鉴相器资料到有，比如HMC700就很不错，但好像没见有代理商供货；至于hittite的VCO好像也找不到能覆盖3G--4G的。
另外，问各位高手：锁相环的参考有杂散，对输出杂散性能有什么影响?
比如：
10MHz参考，在10kHz和100kHz都有-50dBc的杂散，滤波器带宽选50KHz，输出4000MHz，那么，参考对输出的杂散贡献如何?
adi小数分频该是能实现这个相噪指标.VCO我觉得 Z-COM的应该有这个范围的,但是估计需要加个运放.
对体积要求比较大的，可以考虑PLL和VCO都集成的，ADI和国半都有对应的方案，要实现你的这个指标要求应该可以满足
讨论中，顶
学习了。
在这么宽的输出频带内要求这么小的步进比较苛刻。
单独的DDS肯定无法实现，频段不适合！
只能用小数的PLL，或者DDS+PLL。PLL的杂散应该没有太大的问题。
相位噪声100Hz处可能是个难点！
多谢tiankai，terry132，slg232511兄弟的建议。
步进100Hz,对于20MHz的鉴相频率，要求小数位应该在18位以上，ADI的大部分鉴相器达不到这个位数。
请各位注意190uS的换频时间，要求比较宽的环路滤波带宽，太宽的环路滤波器我比较担心相位噪声和杂散。
如果小编不担心体积的话，可以用DDS输出直接多级倍频滤波输出的方案，但是按照小编的需求其实这种方案有些浪费了。
学习一下！
我个人认为用DDS（比如DS852），产生200M~650M，在用PLL产生几个支撑点，然后直接混频。
小数分频:ADF4157
DDS+PLL:AD9852+STW811X