微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 手机设计讨论 > 手机射频设计讨论 > 探讨一下:PLL环路滤波器的时间常数设计

探讨一下:PLL环路滤波器的时间常数设计

时间:10-02 整理:3721RD 点击:
三介无源环路滤波器的最后一级低通RC可以对纹波进行抑制,但是由于引入了新的极点,又会对整个环路的相位裕量造成影响,以至于影响环路的稳定性,教材中讲选择1/T3>>1/T1,也就是说是让引入的极点远离二介环路的极点就不会影响环路的稳定性,但是我认为只要满足了教材上那两个公式就可以了吧,教材也说了多加一级RC会让环路元件的参数变得不确定。欢迎大家多多交流

想了解的更详细的话,你可以去学习负反馈的理论,比如去看清华的教材《自动控制》。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top