最近遇到关于相位噪声的问题，比较难以解决！希望高手给予指导！
希望高手给予指点，大家踊跃讨论！
怎么没人来顶顶啊！
估计可能是环路滤波器设计不好引起的，你调一下看看
老兄，看是否是50HZ电源引起的
这是个比较辣手的问题,关键点在于她和鉴相频率有关系,当你改变鉴相频率时,这个现象依然存在！
搞不清楚是什么原因,会不会是参考晶振引起的呢?
环路我再调调看,急切关注中！
应该是环路带宽不合适引起的，致使对电荷泵电流积分的过程中没有滤除干净高频成分，主要是泄漏过来的鉴相频率成分对VCO形成的调制。适当的改变一下环路里面的电容值应该会有效果的。这些应该算在杂散里面的，环路带宽的改变可能会影响到相位噪声。杂散和相位噪声可能也是一种矛盾，看你的取舍了。另外也要做好电源的滤波，如果纹波过大，也可能由电源的引入杂散。
如果你怀疑是电源引起的，可以把VCO和锁相环芯片的电源分开，看还有没有这个纹波。另外，环路设计不当，也会在与主频间隔参考频率（就是晶振分频后的频率）的整数倍处出现起伏。
环路设计不当，也会在与主频间隔参考频率（就是晶振分频后的频率）的整数倍处出现起伏。
楼上的请问你也遇到过这样的问题吗?
我想换个后面带小数的晶振，然后再改边一下鉴相频率，使的能被这个鉴相频率整除的很少，这样的话即使会有这样的频率应该也很少，还有就是这样的话在我需要的频率范围就不会出现这样的情况了．
等晶振回来做个实验就知道结果了．
至于环路，我们是用软件仿出来的，根据实际电路已经调的差不多了，我想这个现象是很有规律的应该是不会是环路的原因吧?我这几天也试着调试了，还有同样现象．
等晶振回来再说． 呵呵谢谢各位光临啊！
小编用的是小数分频的片子么?
hy_804 说的那样，极有可能是50HZ电源带进去的。
400Hz 处出现的杂散，靠环路滤波器是虑不掉的（设计40Hz的环路带宽是不现实的），
估计是电源引入的，小编的电路中是否有2.5ms的开关信号啊?
小编如果更换晶振，估计还是会有这种现象，因为晶体振荡器的PSRR抑制效果并不好，一般情况下为20dB左右，因此，晶体振荡器的工作电源的50Hz没有处理好的话，分别会在带内产生n*50Hz处产生杂散，同时，我估计小编的现象可能会使晶振的电源处理不好，除非晶振的PSRR值很高；这种情况下很难用环路来滤除，确实如果没有办法，可以考虑在环路滤波器上增加一陷波器，这样也可以解决。但是这是需要注意环路的相位裕量会恶化。另外，环路滤波器可能会与其他杂散信号产生互调分量导致不必要的假信号出现，例如部分小数分频等，但是这种杂散信号可以通过改变鉴相频率来识别。
建议改变锁相环本振输出的匹配。仅供参考
你所采用的是混频器还是解调器，看是否存在DC offset抑制不够
我的片子是整数分频PLL,用的是有源混频器.
这个杂散信号在接收部分可以看到在400HZ左右以鉴相频率为间隔出现,在发射部分看到是在100KHZ左右但没什么规律,当我改变鉴相频率的时候它也会跟着变.
环路调试不起作用.
问题呆解决中
淡定！淡定！淡定！淡定！
谢谢各位的参与和解答,非常感谢！还有小编的慷慨呵呵！
还有我的杂散不是固定的在400HZ,是在它附近也不是以N*50HZ出现,所以应该不是晶体振荡器的PSRR抑制抑制不够.
可能另外有原因
既然小编用的是有源混频器，并且杂散不是n*50Hz以及采用整数分频的方式，但是不知道频率步进是多少?根据以上情况，我提出一些建议，不知对否:
在你用的混频环中，可能产生了一下几种情况：
1、混频环的交叉过零效应；
2、小步进频率调制；
3、近端调制边频；
4、电源50Hz以及的50Hz*N次与以上情况产生的电源调制；
综合小编目前公布的情况，由于不知道小编的实际情况，暂时给出公式请小编自己计算一下：
a、假设频率步进(⊿f)为1KHz，参考频率为fr=100MHz，进行混频的RF端口频率为f=1000MHz，那么进过混频环的杂散频率为：
f(假信号）=（100MHz+⊿f）*N-(fr+f+⊿f)*M
令M=N=1，则会在10.9999KHz*N（N=1、2、3.....)处产生杂散，如果该杂散落入带内，则环路滤波器就不会滤除掉；小编可以根据该公式计算一下；
当混频器的RF端口的频率为可变的，例如步进为1KHz，设锁相环输出频率为1100.001MHz，则取N=11,那么在输出频率为1100.001MHz偏离1Khz处产生杂散以及1KHz的n次谐波处产生杂散点；
以上是属于小步进调制情况，需要在系统设计时注意；
b、交叉过零时的杂散：
当mf1±nf2=fi时，则混频器自身的非线性会产生交叉过零杂散；
假设中频fi=12~13MHz，混频器的射频端口为50MHz；锁相环输出为62~63MHz；当中频在12.5MHz时，则：（4*50-12.5）=62.5MHz，此时恰好产生交叉过零的情况，也就是说，当中频输出跨过12.5的时候，肯定会产生杂散，例如输出中频为12.5003MHz时，则肯定会在400Hz左右处产生杂散；因此需要小编精心计算一下;
c、50Hz电源纹波以及50Hz谐波的杂散：
50Hz的干扰主要加载到Vt端口，其性质跟VCO一样，因此建议加宽环路滤波器的3dB截止点来完成电源的干扰；同时50Hz干扰还需要结合上面的公式进行计算一下50Hz附加的杂散点；
如果以上计算不出你的杂散信号的话，可能就是另外的原因了；
估计上面的一些建议会给小编带来一些帮助，希望同行多多提出一些方法。
不明白一个问题，为什么总是拿中频来说呢，小编直接看频率合成器的输出信号，具体情况是怎样的呢?
至于18楼朋友说的那种情况我再仔细算算看看.但是我大概看了下好象18楼写的好象有很多错误比如:
假设频率步进(⊿f)为1KHz，参考频率为fr=100MHz，进行混频的RF端口频率为f=1000MHz，那么进过混频环的杂散频率为：
f(假信号）=（100MHz+⊿f）*N-(fr+f+⊿f)*M
令M=N=1，则会在10.9999KHz*N[/COLOR]
用这个公式是算不出10.9999KHZ*N的频率的
还有：（4*50-12.5）=62.5MHz[/COLOR]这个好象也是错误的,麻烦你说的详细点谢谢！非常感谢
频率合成器也就是PLL出来的Lo信号是没有这种现象的.
不好意思，由于昨天特别忙，已经头昏了，写错了；
更正为：（4*50-12.5）/3=62.5MHz，这里是令m=4，n=3时，则在输出为62.5MHz时候恰好交叉过零，那么以后的频率点肯定会带来杂散；
更正M=1、N=11，则会产生0.01KHz*N的杂散频率；
另外，在一般的混频锁相中，一般为锁相中频方式，同时可以把鉴相器看做一个混频器，也就是说，鉴相器是将参考频率与中频进行比相，所以当然要分析中频信号了。采用混频锁相会优化频率合成器的相位噪声，但是也会带来杂散分量，这也是设计混频环的注意事项；
呵呵 谢谢楼上的啊 昨天我推算了半天 感觉不对头
现在没事了 我有空仔细的验算验算
问题总是可以找到原因的 尤其是规律性的问题
我也怀疑是电源或电路中其他频率串进去了。
小编可以检查一下VCO及环路周围没有类似频率的信号线走过。
不好意思 最近比较忙,没即时回复
最近我们新加工一批PCB,调试时候发现在LO信号在200KHZ.400KHZ,600KHZ会出现杂散信号,抑制为-68左右,不知道怎么消除啊?
我今天计划试着改变PLL电源滤波和VCO电源滤看看能否消除.
另外,前面提到的问题依旧存在,待解决中.
目前该问题依然没有解决方法,关注中...
改变分频比呢?不知小编试过没有
这个问题急于解决,希望朋友们多提提建议,我在此再把问题重复一遍:
最近测试接收机时候发现,当输入的射频信号为鉴相频率的整数倍时,测试中频信号时就会出现SPUR,此SPUR=RF-Fr*N(N为最接近RF/Fr的最大整数,Fr为鉴相频率) [/COLOR]
希望各位给予指导,急求解决方案。另外我门已经作国分析，此SPUR和电源无关，和LO信号无关，只和鉴相频率和输入的RF信号有关。我们单独看LO是没有此SPUR，一旦加上RF信号，从LO口也可以看到此SPUR
我觉得２６楼说的这个方法可以试一下，改变分频比，看是否能消除这个现象或者原来出现的毛刺的频率是否有改变，如果毛刺的频率有改变的话，你要考虑一下你的LPF是否设计合理．还有，你可以考虑用点频的陶瓷滤波器来对４００Ｍ点进行滤波．我的个人观点，不知正确否！
最近测试接收机时候发现,当输入的射频信号为鉴相频率的整数倍时,测试中频信号时就会出现SPUR,此SPUR=RF-Fr*N(N为最接近RF/Fr的最大整数,Fr为鉴相频率)
"ask">如果Frf=N*Fr,则此SPUR会出现在偏移Fif 大约A HZ(发射测试,A的值为100以内)或偏移Frf大约BKHZ(接收测试,B的值为10以内)的地方
如果Frf=N*Fr+x(X<Fr),则此SPUR会出现在偏移Fif为 X+A(发射)]或者偏移Frf 为 X+B(接收)的地方
还有在M*(X+A)或M*(X+B)的地方也会出现,M为大于1的整数[/COLOR] 请问楼上的大哥 假如说是尾数调制导致,可以才用什么样的方法解决啊?
分频比改变这些 东西依然存在,不过频率变了
不知道你具体的电路结构、频率关系和杂散要求，不太好说。但可以从以下几个方面试试：
1.射频与本振如果不共源，也会有频差的，先排除此处问题。
2.试着加大Frf，使其与N*Fr的差落在环路带宽之外，看杂散是否减小，可以据此判断原因再想办法
3.参考是否共用：加大各路参考的隔离度。
4.参考频率先预分频再鉴相，可能会有一定的改善。
5.增加本振、射频和中频之间的隔离，包括空间的和电源等一切公共路径。
晕死 辛辛苦苦的写了那么久 不 知道怎么就那几行不完整的
谢谢楼上的回复
我再把我没说清楚的重复一遍：
1：如果Frf=N*Fr，此SPUR会出现在偏移Fif为A以及M*B（A为几百HZ,测试的为发射部分）或者偏移Frf为B以及M*B(B为几KHZ，测试接收时）的地方。M为大于1的整数
2：如果Frf=N*Fr+X(X<Fr)，此SPUR会出现在偏移Fif为X+A(测试发射）或者偏移 Frf为 X+B(测试接收)的地方。
还有在M*(X+A)或M*(X+B)的地方也会出现,M为大于1的整数 [/COLOR]
请问30楼的高手 假如说是尾数调制导致,可以才用什么样的方法解决啊?
[/COLOR]
晕 怎么又那样啊 ?
晕死 辛辛苦苦的写了那么久 不 知道怎么就那几行不完整的
谢谢楼上的回复
我再把我没说清楚的重复一遍：
1：如果Frf=N*Fr，此SPUR会出现在偏移Fif为A以及M*A（A为几百HZ,测试的为发射部分）或者偏移Frf为B以及M*B(B为几KHZ，测试接收时）的地方。M为大于1的整数
2：如果Frf=N*Fr+X(X<Fr),此SPUR会出现在偏移Fif为X+A以及M*(X+A)（A为几百HZ,测试的为发射部分）或者偏移Frf为B以及M*(X+B)(B为几KHZ，测试接收时）的地方。M为大于1的整数
请问30楼的高手 假如说是尾数调制导致,可以才用什么样的方法解决啊?
再试下 不行只能等 明天写了
还是不完整
晕 补充如下：
2：如果Frf=N*Fr+X(X<Fr），此SPUR会出现在偏移Fif为X+A以及M*(X+A)（A为几百HZ,测试的为发射部分）或者偏移Frf为X+B以及M*(X+B)(B为几KHZ，测试接收时）的地方。M为大于1的整数
?
2：如果Frf=N*Fr+X(X<Fr>，此SPUR会出现在偏移Fif为X+A以及M*(X+A)（A为几百HZ,测试的为发射部分）或者偏移Frf为X+B以及M*(X+B)(B为几KHZ，测试接收时）的地方。M为大于1的整数
2：如果Frf=N*Fr+X ( X <Fr），此SPUR会出现在偏移Fif为X+A以及M*(X+A)（A为几百HZ,测试的为发射部分）或者偏移Frf为X+B以及M*(X+B)(B为几KHZ，测试接收时）的地方。M为大于1的整数
怎么回事啊 ?
老是显示不完整呢?
2：如果Fif或Frf=N*Fr+X(X小于Fr），此SPUR会出现在偏移Fif为X+A以及M*(X+A)（A为几百HZ,测试的为发射部分）或者偏移Frf为X+B以及M*(X+B)(B为几KHZ，测试接收时）的地方。M为大于1的整数
原来是小于号的问题
气死我了
其实小编说的我个人认为是典型的尾数调制，如果在做方案设计时没有计算这些的话，要消除基本上很难，hecfen说的都是都是可行的处理方法，但是还需要注意混频环端口的驻波匹配以及端口功率的处理，这些处理可以较好让混频器的非线性影响降低。另外其他干扰信号的功率处理计算详细参考何松柏、鲍景富编译的《现代频率合成技术》中大概是第一章内容有较为详细的介绍。另外，还需要小编注意电磁兼容问题。对于混频环，国内高水平的也就是将杂散抑制能够做到小于-85dBc了。
谢谢楼上的解答,我按你们说的再实验实验,希望问题能很快解决,另外尾数调制可能真给忽略了.
继续努力,期待明天有新的发现
路过学习学习,请问什么是尾数调制啊?
怎么没人来指导一下啊
2.试着加大Frf，使其与N*Fr的差落在环路带宽之外，看杂散是否减小，可以据此判断原因再想办法[/COLOR]
当增大或减小Frf信号时,杂散也跟着增大或者减小
收发用同一个VCO
使用开关电源了吧
2.试着加大Frf，使其与N*Fr的差落在环路带宽之外，看杂散是否减小，可以据此判断原因再想办法
当增大或减小Frf信号时,杂散也跟着增大或者减小
收发用同一个VCO
杂散大小的变化是否以环路带宽为界：环路内杂散幅度几乎不变（或变化很小），环路外以每倍频程几dB（一般二阶环路为6dB）的规律减小?
如果是这样，尽量通过滤波、吸波材料、屏蔽等手段切断鉴相器、VCO与混频器之间无用信号的通路。
加大Frf信号的频率时,N*Rrf如果落在带外,杂散会减小. 至于你说的另一中情况我在去实验以下
楼上的高手说的很准
杂散大小的变化是以环路带宽为界：环路内杂散幅度几乎不变（或变化很小），环路外以每倍频程几dB（一般二阶环路为6dB）的规律减小?
如果是这样，尽量通过滤波、吸波材料、屏蔽等手段切断鉴相器、VCO与混频器之间无用信号的通路。[/COLOR]
我会按照你的方法细心的再去调试看看,如过有更好的建议望多多指教, 谢谢！
2.试着加大Frf，使其与N*Fr的差落在环路带宽之外，看杂散是否减小，可以据此判断原因再想办法
当增大或减小Frf信号时,杂散也跟着增大或者减小
收发用同一个VCO
根据小编描述的现象，问题可能是由以下两点引起：
1.RF输入信号的改变导致混频器端口阻抗改变，影响VCO输出负载阻抗。解决方法：增加VCO输出端口到混频器的隔离。
2.IF搭的滤波器是反射型滤波器，低端的杂散发射回混频器，产生的其它杂散。解决方法：改用吸收型滤波器。
兄弟,首先测VCO,看看400HZ有没有毛刺,再接上PLL芯片和环路滤波,看看结果.第二,电源对VCO的相噪影响很大,用钽电容滤波.第三,看看你的参考频率．你的走线有问题吗?
这么久了大家还在关心这个问题,不知道有没有解决,我的看法是,混频时RF信号串入了鉴相环路，由于输入信号和本振的晶振不是同一个，导致差一些的毛刺，我说不太清楚，可是我遇到过相似的情况，增加混频器的隔离，通过滤波器，放大 之后衰减的链路的隔离能有效地减少这个毛刺。或者匹配一下 ，以检相频率间隔是因为此时那个毛刺在环路滤波器以内。希望小编试一试，把结果告诉我，呵呵！