请教:如何减小DDS的杂散？

提高输入参考时钟的频率，布板也要注意。

时钟频率已经提高到了极限,奈何杂散还是差一点.

qi dai

你指的杂散是远端还是近端的?比如说你时钟多少，输出频率多少，杂散频率在什么地方?

输入时钟500M,输出频率180M附近,杂散点在正负4M之内，我只做到了75dBc左右，不知还有方法可以提高吗?我用的是AD9958

更换高位数的DAC是最直接有效的办法，另外把NCO的地位做些随机化处理，也能改善一些。

输出没加带通滤波器?

-75应该可以了吧。

很好了，我只能做到-60左右

不错了。

你的应用写的不是很详细，如果你输出单点还是可以通过适当的选择参考频率改善的。
同时增加芯片的工作电流也就是提高输出幅度也会有一点的改善！
但是主要的还是选择适当的参考频率！
即输出的频率为DDS输出的主频率，减小相位舍位噪声！

谢谢各位的回复.
在这个应用中,输出频率摆动范围6MHz.
我试过改变参考源的频率和功率,有一些改善,但不能满足要求.
再次感谢大家的帮助.

看到别人做过,改改里面的倍频设置可能有改善

只说你的工作带宽没有任何意义！

参考频率选择很重要！
一定要高，但是不一定要采用其极限值！
规划好频率控制字也很重要.
提高DDS的工作输出幅度也会有一定的改善，

,

"提高DDS的工作输出幅度也会有一定的改善"
请教楼上,如何提高DDS的工作输出幅度呢,DDS定了,其输出信号的功率也就应该定了吧?谢谢！

DDS都会有个电阻来设定其工作电流。
减小该阻值，增大电流就会使输出幅度有一定程度的增加！（但是一般不会太大3个dB左右）太大了你的IC发烫甚至有可能损坏！
为什么会改善呢?实际上你的杂散绝对幅度基本上没有变化（杂散不会随着你的工作电流的变化而相应的变化），
但是你的输出信号的幅度提高了。
这样你的dBc就变大了。
这种方法对dBc的改善不是特别明显，同时会带来功耗增加的弊端！
但是在某些特殊的情况下是可以采用！
我就在某个项目中使用(主要是为了测试指标）！