15GHz频综
你应该先估计一下相噪，单就15G的点频，相噪是可以做到95dBc/Hz@1KHz,但是要看你对10K，100K相噪有没有要求?我做过7.5G的PLL，在1K有100dBc/Hz.
这个难度比较大。
这个技术叫取样锁相，我设计过14.4Ghz的（我的预研课题），phase noise性能很好，优于-95dBc/KHz@1KHz，只是环路上有点问题。高低温不稳定。国外可以做到－110dBC/Hz@1kHz offset.
设计思路是：
设计窄带的VCDRO（要选用高Q值的介质），用100MHz的高稳低噪晶振激励阶跃恢复二级管（恢复时间要尽可能的短）产生梳妆波直到15Ghz，和VCDRO的输出鉴频鉴相做成锁相环路。
晶振倍频的缺点是滤波器太多放大器多，体积大杂散不好控制，我的设计体积只有香烟盒的2/3，100MHz参考外置。
ayuyu你是高手啊，希望能跟你多交流
真的感谢高手的指点，希望能经常交流，我的email：rfworker@126.com，可以留下您的邮件吗，真的很想向您多学习啊！谢谢！
不知道两位大侠用的是什么器件啊，型号能告诉我吗，谢谢
这个课题是我在九十年代的课题，这项技术在当时国内很少有报道。主要用的是都国外的模块，高频高稳的锁相源还是前沿的技术，价格昂贵，军事航天用的很多。不知道现在怎么样了。我想先了解一下你的应用背景。不过你先可以参考国外CST做锁相源的厂家。这方面介绍还是比较多的。
我做的只是点频源，如果做频踪，你可以做个低频的频踪，再混频上去。
这里有些关于VTDRO的信息，你可以参考设计高稳温补DRO
http://www.gedlm.com/DRO/DRO.asp#Phase-Locked-Loop
为了我们的梦想，设计我们自己的高端器件！
VTDRO的设计是关键，要求介质的Q值极高，15GHz 还要考虑电路基板的色散效应，选好的基材。振荡管也要噪声尽可能的低。还有变容管。
http://edaboard.com/ftopic25694.html（里面有片文章自己找一下Phase-Locked DRO Uses a Sampling Phase Detector）
http://edaboard.com/ftopic25694.html
http://www.valjacksonassoc.com/REMEC/VAL%20DRO%20Section/Application%20Notes.pdf
SKYworks 也有 SPD，我当时就用的他家的。
我觉得你可以用一个较为简单的方法来实现：谐波混频法＋倍频。你先产生一个2G或者3G的高稳频率点源，这个相噪可以做的很高至少-115dBc/Hz@1kHz,你再用一个7.5G的低相噪VCO，与其谐波（6G）下混频后进一个PLL芯片（AD4113,AD4106等等）在去锁7.5GHz的VCO。你再倍频就可以到达15G了。这个方案的特点器件不需要很昂贵，而且原理也较为简单，但是其中有些滤波器指标你要做比较好。而且这个方案是可以实现跳频的，15GHz相噪指标是完全没有问题的！只是如果你的杂散有要求以及10K，100K也有相噪指标，那你就要注意其中的很多细节了！
”7.5G的低相噪VCO“ 好点的S band VCO在 10KHz偏移的phasenoise也就负九十左右。
除非是腔体振荡器，不然他的相位噪声比不上DRO（从成本来看），频踪不会单看1KHz频偏的phase noise
说错了不是S band（2－4G），应是C band（4—8G），其实Cband即便是低噪窄带的VCOphasenoise（就算是100K的偏移）性能是无法和DRO相比较的，根何况还要倍频。其实DRO的材料成本并不是很高。
做过DRO设计的人就都知道
VCO在10K和100K的相噪肯定没有DRO好的嘛！DRO本身就是高Q振荡，远端相噪肯定好啊！但是现在他只要求了1KHz的相噪，所以如果只要求了1KHz的相噪，其他指标要求不高的情况下完全可以用较为简单的方法实现！DRO成本是不高，但是高Q好的介质也不是那么容易找，而且没有经验调试DRO我认为不是件容易的事情！
再说如果要求跳频呢?DRO一样实现不了的嘛！所以每一种方案都有它的优缺点，而且必须根据实际情况来考虑的嘛！
我知道中电十所做过频综ku波段能到-95，记得他们介绍的时候是采用DRO。具体你可上他们的网站去查查然后跟他们联系下。看能不能套出点信息来
如果你是只是一个点频的话用DRO实现的方案要简单些，如果你是跳频或者扫频源的就要另外考虑了！
真是感谢ayuyu大侠的不吝指点，谢谢！
能得到这么多高人的指点，晚辈真的感激不尽！变容管需要用管芯做了吧?封装好的振荡管和变容管能行吗?
everyday也是高手啊，谢谢您的指教，有机会可以向您请教啊?rfworker@126.com
封装好的也可以用，管芯的器件装配有难度。
通常变容管用同轴封装较好使用的。
个人认为做到这个指标最简单的还是DRO
小弟现在初步设想是，取样锁相DRO，vco用反射型，振荡管用ATF36077，先出3.75GHz再4倍频，但是36077的非线性模型没找到，agilent的网站怎么一直上不去。用ADS仿真后介质谐振器与微带线的距离怎么确定还不知道，只能用变压器模仿算出N：1。第一次做真难！
第一次做DRO选频率低点是有好处的。但是你这个方案的结果可能会和你的目标有差距。不要管太多，先做概念性的东西再研究性能吧，研究所都这样。
1。采用取样锁相技术差不多。
2。和采用由晶振直接倍频效果基本相当。
取样锁相在体积、杂波、复杂程度都要优于方案2。
顺便问一下2楼：用PLL采用了什么器件（鉴相器等）?
我认为采用PLL基本不可能实现这一指标，即使振荡器采用DRO。
PLL我用的是AD4113，下混频后进芯片，我做的这个源要求是7G上的跳频调谐源（具体不便多说），跳频带宽是+/-200MHz左右，要求近端1K的PN优于-100dBc，spur优于-60dBc。（项目中只要求了近端PN）通过我所说的方案我们是达到了要求的。
我在前面也说到了，我说的这个方案可用于跳频（带宽可以做的比较宽）。至于在点频应用中DRO的方案的确有优势。
de
DRO振荡管选用双极性管可降低噪声（相对FET）4-6DB
受教！谢谢！
这才感觉 技术论坛嘛 受教了