高通XO部分的频率校准如何实现
关于高频时钟，比如MTK的26MHz和高通的19.2MHz。初步了解到这个时钟的精确度要求还是很高的，比如GSM的不大于1ppm，以及CDMA的不大于0.1ppm等。
MTK支持DCXO和VCTCXO，DCXO用来代替VCTCXO，以及免32K晶体。MTK的平台中，该高频XO位于RF芯片，比如6166和6167有AFC信号，用于对VCTCXO的频率进行trim，使用DCXO时，利用数字方式进行对频率的trim。
而高通平台，19.2M XO位于PMU芯片，不兼容VCTCXO，没有AFC信号，也没有类似DCXO的数字控制信号，请问这个0.1ppm的精确度是通过什么保证的?或者高通平台对于时钟频率的校准方面是如何做的?
谢谢。
XO的温度检测值上报给MODEM，MODEM内部算法会根据RF Rx的信号提取时钟，对比后直接发送指令给PMIC内部控制器，PMIC内部控制器会控制XO电路内部负载电容从而实现频率补偿。
高通平台是补偿XO的负载电容来调制精度的
哪个信号输入PMU芯片来实现这个负载电容的控制?未见到有相关控制脚。有知情的达人么?
不懂。
还是先研究下晶体特性再来提问吧
楼上，你能解释就多说几句，有说这句话的工夫还不如点睛一番。
晶体再准，也有个体差异，温度、老化、不能精确保证的负载电容。
我是没有了解高通平台主时钟的trim方式才来提问的。
估计是微调PMU内部的负载。
另，高通以前也用VCTCXO的。
可能是，但并没有发现RF或BB芯片返回过来的相关引脚。按道理应该是根据与基站的频率比较，然后返回控制调整PMU内部的时钟。
难道19.2M的主时钟没调整，只trim了射频测RX/TX的参数?有知情者么?
帅哥，你的问题答案基本在晶体的参数里面，不知道你有没哟去看过。
首先XO晶体的稳定性，标称是+-2ppm，实际上会在+-1或者更小。然后距离你的0.1ppm还有很大差距，这个过程就是另外一个参数的指标，具体是不是相位噪声我忘了，不是主修，加上锁相环控制在0.1ppm内，高通的技术实现是很easy的；剩下的才是校准要解决的问题。
我真被你打败了。
1，晶体差异、老化、温度，不知道是你没读还是太了解晶体，以上导致的频率精确度偏移是需要修调的，这个与噪声无关。
2，鉴于1中的频率偏差，作为参考时钟的输入源不准，锁相环就别扯了。
3，问题没有提及相位噪声，不属于本篇讨论。我就是没想明白高通的这个19.2M XO在PMU侧是否作了trim，没做又是如何实现<0.1ppm的同步要求的。
虽然我也不是很懂，起个抛砖引玉作用吧。
XO主要通过温度检测来调节内部电容值来保证精度要求！
晶体与机械应力和温度有关！
楼上正解！
学习了
学习了，谢谢分享
学习啦