微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 电子工程师杂谈 > EMC之ESD应对策略

EMC之ESD应对策略

时间:10-02 整理:3721RD 点击:

            ESD试验作为EMC测试标准的一项基本测试项目,如果产品的前期设计考虑不足,加上经验不够的话,往往会让人焦头烂额。一般中小型企业,如果没有专门的EMC工程师,往往这项工作就必须由硬件工程师来承担。对于整机来说,ESD抗扰能力不仅仅来自芯片的ESD耐压,PCB的布局布线,甚至与工艺结构也有密切关系。

常见的ESD试验等级为接触放电:1级——2KV;2级——4KV;3级——6KV;4级——8KV;空气放电:1级——2KV;2级——4KV;3级——8KV;4级——15KV。医疗电子行业,产品的ESD试验一般要达到第3等级,即接触6KV,空气8KV。在整机ESD试验方面,总体的解决思想是把静电流向地,现总结如下。

1.        电源加TVS管

特别是对于裸露在外的一些接口,比如USB、VGA、DC、SD卡等,对这些接口进行接触放电时,静电很容易就会“串”到电源线上,静电由本来的共模变成了差模,此时电源上就会产生一个很高的尖峰,很多芯片都承受不了,发生死机,复位等问题。对于电源VCC的ESD保护,可以并接TVS管来解决。TVS管与稳压二极管很相似,都有一个额定的电压,不同的是它的响应速度特别快,对静电有很好的泄放作用。例如对于USB接口,VCC和外壳地之间并接5V的TVS管。相当于把电源和地钳位在5V以内,这样可以有效地把静电电流导向地,达到效果很明显。要注意的是布局布线的时候,TVS管要尽量靠近接口的位置,TVS的阴极以最近的路径接到接口的外壳地(如果有的话)。

2.        对外接口信号线ESD保护

对外接口的信号线同样需要保护,否则静电经过信号线直接到达芯片IO管脚,虽然芯片的IO都有二极管保护,一般可以抵御+-2KV的静电,但是对于+-6KV的ESD接触放电,就会遭遇损坏的风险。同样是USB接口,实际上是与USB电源和地并接反向二极管,把电流导向USB电源或者地。

3.        接地要求

静电要得到有效释放,就要保证良好的接地。对于医疗电子,一般的医疗电子产品比如监护仪,机身后面都会有一个等电位接地端。在做ESD试验的时候,这个接地端也是要接大地的,这样就有了一个静电快速泄放的途径。

4.        PCB铺地要求

PCB要尽可能多的铺地。如果是双面板,两面都要大面积铺铜,而且还要有足够的地过孔;如果是四层板或以上,主要元件层的临近平面层要设置成地层。比如四层板,如果主要元件在顶层,那么分层为:顶层->地层->电源层->底层;如果主要元件在底层,分层为:顶层->电源层->地层->底层。

5.        PCB布局布线

从原理图的设计到PCB的布局布线,EMC的设计思想就应该在深深的脑海里。设计出了好的原理图,如果PCB布局布线不当,那么出来的板子是失败的。如果芯片的去耦电容离芯片的管脚很远,那也就失去了去耦的作用。如果敏感信号的走线太长,就会引入意想不到的电磁干扰。在抗ESD方面,敏感的器件或者信号线(如reset)应该远离PCB边缘,防止空气放电直接干扰到器件和信号线。PCB边缘应该留有一定宽度的空隙或者铺铜。


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top