嵌入式工程师的四大挑战
通过在电子发烧友 ( 电子发烧友 )和电子发烧友 ( www.电子发烧友.com )上做过的一系列的问卷调查可知：实际上对软件开发人员，或者嵌入式工程师来讲的话，他所面临的挑战主要就是以下几种：
第一大挑战：
就是我怎么样去提高我的系统性能。因为以前分立器件的话，它的瓶颈除了在于CPU的处理性能，还在于器件与器件之间的一个接口的性能。比如说我怎样把我处理的数据，无损的或者无丢失的传到FPGA这一侧。通过FPGA和外设传到对端系统上面去，这也是属于系统性的一个考虑，就是说CPU的性能和接口性能。
第二大挑战：
分立器件在整个单板上面它的器件量是很大的，在功耗上面也是一个很大的挑战，现在大家都在说节能，针对以前传统的FPGA，Altera Cyclone V是28纳米，比以前它40纳米的器件本身在功耗上就已经降低了40%
(总功耗降低40%，基于ARM的SoC FPGA使用指南[ http://www.电子发烧友.com/data/datainfo/id/6664 ])。同时Cyclone V里面是一个双核的ARM9，它在运行800兆的时候功耗是低于2瓦。
第三种挑战：
减小电路板面积已不是一个新的话题了。当你做了一个系统提升以后，你本身的电路板的面积是可以减小的。
第四种挑战：
所以说对嵌入式设计工程师或者说一个项目经理的话，提高系统性能、降低系统功耗、减小电路板面积、降低系统成本他们所面临的四大需求或挑战！就是整个以上的一个特性就可以保证你整个系统的成本的一个降低。
看看，攒E币
说的很有道理
逛逛啊
说的挺有道理，一看就知道是做过类似工作的
嗯，写的很不错啊
想想有的还真是麻烦、啊
逛逛啊
PCB打样找华强 http://www.hqpcb.com/3 样板2天出货
^^^^^^^^^
学习
如何赚E
都不知道走那条路好。
向目标努力
学习
看不懂的路过
mark.
同意小编的分析思路。
嗯，有道理
逛逛
,不错，
看 看
正在学习嵌入式，谢谢了
谢谢小编分享
往这个方向发展难度相当大，能砖进去的人应该非常少的
EEEEEE币
完全不懂才是考验啊
...酸碎
呵呵
学习嵌入式是一个艰难过程啊
不容易啊
说的不错，所有人都在努力克服这几点。其实看谁更细心，更耐心了
努力！
^-^^-^^-^
如果做过开发的人就知道，现在整个嵌入系统的话在整个一个小系统里面需要有一个单独的CPU，现在可能还涉及到一些I/O扩展，还需要一些FPGA，甚至还有一些其他的分立器件。所以说这样的一些分立器件对我们的一个设计者来讲，不管是你的PC面积还是你的功耗都有一个很大的挑战，SoC就是一个趋势！什么叫做SOC?System on chip,every thing is on FFPGA！
通过在电子发烧友 ( 电子发烧友 )和电子发烧友 ( www.电子发烧友.com )上做过的一系列的问卷调查可知：实际上对软件开发人员，或者嵌入式工程师来讲的话，他所面临的挑战主要就是以下几种：
第一大挑战：
就是我怎么样去提高我的系统性能。因为以前分立器件的话，它的瓶颈除了在于CPU的处理性能，还在于器件与器件之间的一个接口的性能。比如说我怎样把我处理的数据，无损的或者无丢失的传到FPGA这一侧。通过FPGA和外设传到对端系统上面去，这也是属于系统性的一个考虑，就是说CPU的性能和接口性能。
第二大挑战：
分立器件在整个单板上面它的器件量是很大的，在功耗上面也是一个很大的挑战，现在大家都在说节能，针对以前传统的FPGA，Altera Cyclone V是28纳米，比以前它40纳米的器件本身在功耗上就已经降低了40%
(总功耗降低40%，基于ARM的SoC FPGA使用指南[ http://www.电子发烧友.com/data/datainfo/id/6664 ])。同时Cyclone V里面是一个双核的ARM9，它在运行800兆的时候功耗是低于2瓦。
第三种挑战：
减小电路板面积已不是一个新的话题了。当你做了一个系统提升以后，你本身的电路板的面积是可以减小的。
第四种挑战：
所以说对嵌入式设计工程师或者说一个项目经理的话，提高系统性能、降低系统功耗、减小电路板面积、降低系统成本他们所面临的四大需求或挑战！就是整个以上的一个特性就可以保证你整个系统的成本的一个降低。
看看，攒E币
说的很有道理
逛逛啊
说的挺有道理，一看就知道是做过类似工作的
嗯，写的很不错啊
想想有的还真是麻烦、啊
逛逛啊
PCB打样找华强 http://www.hqpcb.com/3 样板2天出货
^^^^^^^^^
学习
如何赚E
都不知道走那条路好。
向目标努力
学习
看不懂的路过
mark.
同意小编的分析思路。
嗯，有道理