基于VHDL描述语言的高级数据链路控制协议实现

0引言高级数据链路控制协议(HDLC)是计算机网络体系结构中数据链路层的重要协议,主要功能为链路管理、帧同步、流量和差错控制。HDLC是面向比特的同步通信规程,主要为通信双方建立透明的、以帧为单位的数据通信。随着集成电路技术的发展,FPGA以其体积小、速度快、设计灵活、系统集成和扩展方便等优点,广泛应用于高速多功能数字处理技术。本文将介绍HDLC协议的基础知识,分析设计通信双方帧发送和帧接收过程,从而形成发、收双方功能框图,最终使用VHDL硬件描述语言设计实现其中重要组成功能模块。1 HDLC协议基础1.1 HDLC协议帧格式HDLC协议帧格式如图1所示[1]。图1 HDLC协议帧格式1.1.1帧同步标志F为了表示一个完整的数据帧,HDLC规定了在帧的开头和结尾各放入一个特殊的标记,作为帧的边界,这个特殊标记就是标志字段F(“01111110”),(ey6.cc)从开始标志到结束标志之间构成一个完整的信息单位,称为一帧。1.1.2“0”比特填充在两个标志字段之间的比特串中,如果碰巧出现了和标志字段F一样的比特组合,那么就会被误认为是帧边界。