鉴相频率与相位噪声

回复第 1 楼 zxiangbo05于2010-07-19 15:38:37发表:
都说提高鉴相频率能提高相位噪声，但不知道是近端相位噪声还是远端相位噪声?很多书上都没有明确指出，请各位大侠解释下?

      在维持一定的“参考频率抑制比”之下， 鉴相频率越高， 环路滤波器的带宽可以越宽，因而锁定时间越短，也就是PLL越快锁定。一般地说，环路滤波器的带宽最大不能超过鉴相频率的十分之一，否则环路不够稳定。所以，对于integer-N PLL，频道间距很大程度决定了锁定时间。
     提高鉴相频率让我们可以使用较大的环路带宽， 由于PLL对VCO的噪声呈高通响应， 所以VCO的近端相位噪声(close-in phase noise)会被较有效的抑制。
以上仅供参考！

我也想知道，顶一个！

“参考频率抑制比”是什么意思?