为什么 在一些数据线上加一个串联电阻？
这个原理是什么?
貌似是阻抗问题~~~因为以前项目上也在memory的clk上串过
阻抗匹配。
Hi，TIM207,能否具体讲下原理，tks！
阻抗匹配?
去毛刺，对噪声衰减
同意楼上的说法
阻抗匹配，建议看传输线原理和匹配方法
数据线两端阻抗不匹配，信号会在数据线上来回反射形成上下冲或者振铃，
串电阻就是衰减这种反射的，减弱上下冲，避免产生振铃，这个是属于信号
完整性问题，可以看一些信号完整性的书。
同意 说的很好！~其实我们做设计的时候，很少关注这些问题。
但是在大公司很注重 设计前的仿真。能够解决很多问题。
但是这些需要很长时间的积累
学习 学习
学习 学习
阻抗匹配
赞同楼上的看法
baidu一下就有了，资料网上多的是
长见识了~
补充知识。
ddddd
学习了！
路过学习
还可能是加测试点
需要阻抗匹配的一般是速度比较高的，比如CLK线，而用来进行阻抗匹配电阻的位置是非常重要的，如串接电阻用来作为阻抗匹配时，需要放在源端，如果并联接入电阻进行匹配的话，需要接在接受端。而一般的低速数据线加入电阻，个人认为可以减缓开关（CMOS的打开与关闭）的速度。我们目前用的大部分数据传输都是CMOS电路，而CMOS在G与S端都会存在一定的寄生电容，如果在传入一定的电阻的话，就可以组成一个RC延迟电路。
学习了~~~
串多大电阻啊?
学习了~~~
学习，学习
如果是CLK信号的话,是达到阻抗匹配.使发送端和接收端阻抗匹配
如果是在一些像USB的信号线上的话,不过用的是0ohm,是用来对杂波的衰减
抗干扰用的
一般串的电阻如果是R级的~ 如33R 51R 等考虑是阻抗匹配。
另有音频输出上串电阻（100-200R)后面加一个电容 一般认为是调节RC Filter带宽
比较特别的一些信号会用较大的电阻串（1K)，可考虑防ESD
射频部分主要是阻抗匹配
数字电路部分应该有防止串扰和浪涌电流的作用
学习 学习
学习了，阻抗匹配、RC延迟、反射衰减。
阻抗匹配
学习学习了！
学习了，谢谢
学习、学习
串联电阻也可以起到分压的作用。
阻抗匹配，不是很了解，之后要好好学习。
学习了，受教啊
学习了，受教啊
完全认同，看得出来兄弟信号完整型的说看了不少！建议多看看高速PCB设计的书籍！
详细出处：http://www.52rd.com/bbs/Post.asp?Action=re&BoardID=6&ReplyID=213514&ID=157200&Star=1&Reply=true
记下，需要自己深入了解，呵呵
学习了，谢谢！, 学习了，谢谢！
补充知识
学习学习了！
应该是阻抗匹配 减少反射
应该是阻抗匹配，减少反射
mark一下，学习了
FRHE YJDXFJKY6 RDT
小手一抖，积分到手。
学习了
顶起，顶起