高手请进：关于晶体在PCB上的走线

发现很多设计中晶体的IN跟OUT两个引脚的走线都靠的很近，近似于差分线的走法。实际上这两根线的信号不是差分信号啊，走线这么近会不会造成信号的相互耦合呢?为什么不对两根线分别进行包地处理呢?另外晶体走线优先考虑表层，这是为什么呢?菜鸟提问，等待高手解答。

怎么没有高手出现呢?大家分享下经验也好啊。自己顶一个，别沉下去了。