请问，I2C总线IC 数量只受到总线的最大电容 400pF限制，这个如何计算？

当然挂的外设越多，走线的寄生电容就越大了，当电容大到会影响信号的完整性的时候，那么信号就失效了，挂再多外设也是白搭。
这个电容的计算基本上很难，要看走线和制板工艺，不过可以现在电脑上仿真一下，有个大致的结果。
自己计算的误差肯定大大的

一个I2C设备管脚的输入电容是10pF，再考虑走线，
一般应用中挂3、5个没什么问题，要注意地址不要冲突，上拉电阻改为2.2k，甚至1k都可以。

第一次听说，同问，呵呵

每个I2C device都有寄生电容的，把他们的相加起来，走线也有，电容主要是影响I2C上升下降时间，你量一下在规格范围内就好了，此外，减小上拉电阻也可以改善上升时间，但也不能太小，虽说是open drain的，但电阻太小I2C的低电压就会比较高，过不了规格，此外就是还有很大的漏电流

谢谢，就是说挂的slave越多的时候，上拉电阻也要相对减小是吧?

量一下I2C的上升下降时间，Ok就可以了

受教了！

正解，这个主要是考虑到上拉的驱动，和频率响应问题。还有就是低电平的最大值。低电平的最大值决定了上拉电阻的最小值

受教了！

恩，这个很重要，学习了，谢谢。