再谈LDO的EN引脚的处理！,请各位赐教,谢谢.

再谈LDO的EN引脚的处理！,请各位赐教,谢谢.
用的是一颗两路输出的LDO(1.8/2.8输出), 有2个EN脚
Spec如下:
      1.  Spec的推荐连接是2个EN接Vin的(Pin 默认是Floating)
      2.  EN High Votalge= 0.6Vin(Min)
      3.  EN Low Votalge= 0.3Vin(Max)
我看到有用这款的, 设计是将2个EN脚直接通过100K接地.
请大家讨论一下.

自己顶

自己再顶

EN引脚内部有偏置电流输出?看看spec咨询一下供应商FAE

如果接vin，一直使能，从控制待机电流上也是不好的
前面有说100K下拉，为了明确初始关断ldo

这有什么好讨论的。是低电平打开吗?那就一直处于工作状态了，静态功耗多大，不用考虑功耗的吗?可以通过100K电阻做下拉，然后通过GPIO控制。选择GPIO注意RESET模式下的状态。

既然要拉低，为何还用100K的电阻呢  太大了吧

用100K下拉很正常.
其实不仅是LDO,其它需要用到的GPIO控制最好都能加上上拉或下拉电阻,这样保证控制的可靠