请教一个时钟信号处理问题

时间：10-02 整理：3721RD 点击：

通常时钟信号是加一个22/33欧姆的电阻进行匹配。但我在一个原理图中看到一个26MHz的时钟信号，它不是经匹配电阻，而是串了一个10nF的电容、再连接到一个NC7SZU04的IN脚、然后由其OUT脚输出到FPGA，作为FPGA的一个时钟信号使用。不明白这样处理的原因是什么呢?

上一篇：硬件工程师面试
下一篇：手机开机异常

栏目分类