微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > POWER DC中Plane Current Density与VIA Current Density设计问题。

POWER DC中Plane Current Density与VIA Current Density设计问题。

时间:10-02 整理:3721RD 点击:
求教,POWER DC中Plane Current Density / VIA Current Density / Trace Current Density设计问题,VIA Current Density默认设置看到是62A/MM2,
Plane Current Density / Trace Current Density也可如此设置吗?这个标准是如何定的?
望有经验的朋友帮忙解答,多谢。!

这个问题很核心,很期待

顶起来

標準是不存在的 , 你去看 IPC-2221 或 2152 規範都沒有告訴你 Fail 的條件 , 只告訴你溫升與電流密度的關係而已.
因此這個條件是要看自己能夠容許銅箔的溫升條件來決定.

顶起来

期待问题答案

我也想知道这个问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top