微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > SystemSI仿真时VTT报错

SystemSI仿真时VTT报错

时间:10-02 整理:3721RD 点击:
请教各位,在仿真ddr时有如图报错
有劳各位指点一下!
*** Messages reported by SPDSIM (build14.0.2.09101) ***
Warning 5160: ".ends rpacks  " is not supported in include file, ignored.
  Location: statement at line 4
  Context: .inc 'D:\Cadence-SI\CHP4\T20160612\L1\TEST\DEMO\rpacks.sp'
Error 2178: In the value expression:
Undefined parameter name "vtt".
  Location: statement at line 197
  Context: .end

VTT 没有定义,定义一下就可以了,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top