PCB SI 仿真时差分Clock问题

在用PCB SI 进行仿真时，能不能用Cadence同时提取出差分信号的P和N，然后进行仿真，如何让两个信号做Math之后输出仿真波形，也就是仿真的波形是两个信号做math之后的，而不是单端的各显示一个波形，新人学仿真，去大神帮忙。

直接从约束管理器里面设置的差分对提取拓扑就可以了 (找到差分网络->右键->sigxplorer)

在约束管理器中，点击查分对DPr的名字（Xnet网络），右键选择sigxplorer。一般芯片的IBIS模型里会设置好的