微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > SigXplorer中Rel Prop Delay问题

SigXplorer中Rel Prop Delay问题

时间:10-02 整理:3721RD 点击:
在ALLEGRO中,CPU到DDR的线,设置了XNET和T点,走线完成后,在显示等长数值的地方看 没有数值,黄色。
有几根线的在SigXplorer中看,没有设置模板,要这么解决,坐等回复
点Cmgr图标等长处显示:


在SigXplorer查看,正确的地方为:


异常的网络为:


就是同一组等长,设置模板没有到其中的2个网络。要怎么解决

最后用最原始的方法,删除T点和XNET再重新设置了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top