微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > 几颗DDR3 芯片走线怎么实现走线,打VIA一致

几颗DDR3 芯片走线怎么实现走线,打VIA一致

时间:10-02 整理:3721RD 点击:
最近在做一个TI的板子, 使用到8颗 X8的DDR3颗粒,发现公版上给出的layout图 ,每个芯片的走线 打过孔的位置都是一样的 ,请教一下这样是怎么在allegro中是怎么实现的啊  
就先图中的那样


做好一个,然后复制过去。

有skill可以一个布好了,其他几个都全部一起布好,不过需要原理图也一样规范,相对位置一样。

reuse

做好一个 。复制走线和过孔,user pick模式,找个基准PAD,粘贴即可

create muoudle !resure !

大哥,是什么skill这么牛,分享一下

这个可以使用布局复用的功能,很多教程都有,小编可以试一试

好久不用,又忘记了

布局复用的功能,对于简单的很好使用,但DDR3之类 好像使用起来还是很困难的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top