有人用System SI仿过Cyclone V + DDR3吗？或者用过Altera 其它系列FPGA + DDR3的？

新手，现在遇到的问题是，用Cyclone V器件时，没法从Quartus 里生成跟程序相关的IBIS模型，感觉是Cyclone V器件还不成熟，所以有BUG，问Altera 的ＡＥ，也没给答案，只说用官网下的总模型也可以仿。问题是实在不知道怎么用它那个总模型仿并行总线啊?总模型里至是把各种模型一样给了一个，但是放并行总线的时候要给一组总线分配一样的模型，怎么用啊?我不知道我说清楚没有……另外，Ａｌｔｅｒａ的模型都没有上下拉钳位数据什么的，大家感觉他们的模型靠谱吗?
总之，有人用Ｓｙｓｔｅｍ　ＳＩ　仿过Ｃｙｃｌｏｎｅ　Ｖ　＋　ＤＤＲ３　并行总线吗?指点一下迷津吧。

当然靠谱，行为级模型你非要钳位数据吗?也就是读周期需要用到，自己看JEDEC规范填一下就好了吧，又不是太难

谢谢回复，新手，很多问题都不懂