微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > 总线仿真问题

总线仿真问题

时间：10-02 整理：3721RD 点击：

在用Bus Analysis仿真DDR数据总线的时候，设置选通信号为DSQ。为了验证写数据的时序，设置了controller offset，但是仿真出来的波形仍然是同步的?请问这是为什么?

上一篇：Allegro进行仿真用的是哪个工具啊，是Sigrity么
下一篇：求助贴---PADS2SPD无法转换

Sigrity仿真 Sigrity Sigrity教程 PowerSI SystemSI 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top