微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > 请教:在用candence IRdrop仿真的时候,为什么出现如图的情况

请教:在用candence IRdrop仿真的时候,为什么出现如图的情况

时间:10-02 整理:3721RD 点击:
请教各位:
在用candence IRdrop仿真的时候,U7.1pin 脚是sink端,可是在下面的图中没有U7.1,[size=14.3999996185303px]U7.2,[size=14.3999996185303px]U7.3,同时在其它的sink端U9也没有[size=14.3999996185303px]U9.1,[size=14.3999996185303px]U9.2,[size=14.3999996185303px]U9.3,请高手看看是什么情况?谢谢!


有很多种原因会出现你这种情况。陈述问题的时候不要只贴一张设置的图,其他一些关键设置也贴出来别人才好确定你的问题所在。你只说个pin为什么不显示出来就要别人来给解决方法...难!
allegro PI option的 IR drop需要设置以下几部分
pin logic要指定为POWER/GND属性
DC assignment要指定对应网络
power and ground没有指定对应的网络

谢谢小编的关注与解答!情况是这样的:我用的是 allegro PCB SI GXL打开的,然后在PDN analysis下面进行的static  IR drop。

pin logic要指定power/GND属性:(RE)是指电路图里吗?,如果不是,请教在哪里指定?
DC assignment 要指定对应网络:(RE)我只指定了我希望仿的网络(5V,-3.3v,GND)
Power and ground没有指定对应的网络:(RE)已经指定对应网络

1.logic-->pin type
2.对应的网络是否有对应到元件的pin脚,并且已完成连接
3.那么检查下你的return path是否有对应的pin,如果没有,那么是不是中间有磁珠,电感,并非是你指定的网络。

的确有电感!非常感谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top