微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > 拓扑结构设计问题

拓扑结构设计问题

时间:10-02 整理:3721RD 点击:
我用的Cadence16.3,利用SigXplorer设计好拓扑结构,更新到Constrain Manager时提示有一个错误:There is no net in the Cset that has pins matching those in net# 0 in the Xnet.但是在Constrain Manager里显示为PASS,而版图中却没有出现我设置的拓扑结构,这个问题应该怎么解决,求大家给支支招

更新后Constrain Manager的结果


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top