微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > allegro SI仿真中的VIA该如何设置

allegro SI仿真中的VIA该如何设置

时间：10-02 整理：3721RD 点击：

如题，allegro SI仿真中的VIA该如何设置
我使用的是allegro软件默认的设置，
在仿真时，提示找不到VIA 的模型

哥们牛逼啊。你是11月11号11点11分11秒发的帖子，注定一辈子光棍啊。。

顶2楼，哈哈哈哈哈

上一篇：OptimizaPI的一个问题请教
下一篇：Allegro PCB PI（16.3）器件的选择

Sigrity仿真 Sigrity Sigrity教程 PowerSI SystemSI 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top