微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > Allegro PCB SI 提取拓扑时报错? 求高人解答。

Allegro PCB SI 提取拓扑时报错? 求高人解答。

时间:10-02 整理:3721RD 点击:
设置好了板子的层叠,直流的电压,器件的模型,点view topology提拓扑, 结果错误提示如下:

有没有另存路径?
TL1为什么没有阻抗值?

昨天又重新跑了一遍,没问题。 奇怪。
是不是盗版不稳定啊

软件的问题

经常碰到这样的问题 一直没有解决呢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top