微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > SI设计是否要考虑阻焊层厚度?ALLIGRO不能设置,hyperlynx可以?

SI设计是否要考虑阻焊层厚度?ALLIGRO不能设置,hyperlynx可以?

时间:10-02 整理:3721RD 点击:
发现在ALLIGRO的层设置里不能设置阻焊层,顶层之后就是空气。但在hyperlynx的层设置中有阻焊层厚度设置,还不能设置为0,这个厚度影响阻抗,为什么ALLIGRO中不考虑?影响大么?

嗯,增加一层就有了。
不过有没有必要加阻焊层的信息呢?加与不加阻抗变化挺明显的,但为什么很多书里面在设置层叠的时候没有加这一层呢?

非常感谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top