微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > Cadence 16.5关于源同步的仿真分析功能

Cadence 16.5关于源同步的仿真分析功能

时间：10-02 整理：3721RD 点击：

看介绍说有所加强，呵呵，不知道怎么用，有兴趣的同学可以研究一下。

顶你，我现在还在仿真学习中

顶

上一篇：WARNING - Model 'IO': Vmeas timing test load parameter should be specified
下一篇：一个PowerDC 仿真网络中能否有多个Source？

Sigrity仿真 Sigrity Sigrity教程 PowerSI SystemSI 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top