微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > sig xplorer 遇到的问题

sig xplorer 遇到的问题

时间:10-02 整理:3721RD 点击:


在仿真中发现了所有的net都没有DC偏执,导致最后的结果都不对额,请教高手我那一步设置有误吗?

先确定你提出来的拓扑结构是否跟你实际PCB中的走线拓扑结构一致,其次检查模型是否正确.

问题解决了 是连线有问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top