微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > 关于DC的问题

关于DC的问题

时间:10-02 整理:3721RD 点击:
请教高手们一个问题,在用powerDC做仿真的时候,有没有遇到结果里面VRM的电流会比sink端电流大很多的情况,
例如,我sink电流是165A,但是结果中vrm的电流是1363A,不知道这个是什么原因,亟待解答

我晕,这个和AE好好沟通一下,找一下bug

有可能机器问题,我的配置太低

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top