我的仿真结果为什么会这样呢？

我准备用FPGA做IIC通讯，SDA和SCL为双向传输，当数据输出为0时，输出低电平；当输出为1时，将IO管脚转换成高阻态，这时可以利用电源将数据线电平拉高。但我用sigxp模拟传输时遇到了问题，当IO管脚转换成高阻态时，信号电平远远达不到VCC，不知道是何原因，求解。

其中传输线延迟1ns，IO模型用的CADENCE默认的模型

激励源低电平与高阻态切换时用enable设置不知道对不对

高阻态时电平远远达不到3.3v，仿真结果让人困惑
求高人指点

原因已找到,电容单位弄错了,而且多个0。另外问下我的激励源是否设置正确?

看帖子的都发表一下看法

路过，想学习仿真！

继续支持没话说~ 小编真强