微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > ALLEGRO地铜皮会不见了，怎么回事？

ALLEGRO地铜皮会不见了，怎么回事？

时间：10-02 整理：3721RD 点击：

不知道是不是规则设置的问题，在一个双层板中其中底层在包好地铜后，给铜皮打孔，打了几个后就会跳出显示一个框说有铜皮是空的。有时铜皮就不见了。只是怎么回事? 还有在无地铜皮时拖动元件时好像在更新，就是速度慢，时哪里设置呢?

上一篇：仿真遇到问题，各位可以进来讨论下
下一篇：请教一个问题我用的cadence16.3仿真时怎么在analyze的下面没有library？

Sigrity仿真 Sigrity Sigrity教程 PowerSI SystemSI 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top