微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > Cadence Sigrity 仿真分析讨论 > 请教:等长设置的最大误差问题

请教:等长设置的最大误差问题

时间:10-02 整理:3721RD 点击:
如果跑80-125M的速率,且最长线与最短线相差880mil,这种情况不考虑等长可以吗?
请教
望大家给点意见,谢谢

将880mil近似等效成时间,看看占时序的百分比大不大,如果你是做一个功能实验板,应该没什么问题。如果是要严格性能要求的板卡,则必须较小这个误差。

    是DAC的数据线
是不是根据公式t=L/v,v=c/(E的根号) 其中(E为介电常数,c为光速,L长度,v是速率 )这里的L=880mil,E=3.66,带入算的t=0.2ns左右,对80-125M的速率的延迟有影响吗?

关键在于你的始终或者控制线与数据线相差多少,能否满足建立保持时间

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top